Seiichi Aritome从2009年到2014年担任韩国利川市SK海力士公司的高级研究员。他在多个国家的多家公司为NAND闪存技术做出了超过27年的贡献。他曾在中国台湾省的力晶半导体公司担任项目主管，在美国爱达荷州的美光科技公司担任高级工艺可靠性工程师，在日本川崎市的东芝公司担任首席专家。他毕业于日本广岛大学高等物质科学研究生院，获博士学位。他是IEEE会士（Fellow） 和IEEE电子器件学会（ Electron Device Society）的成员。

适读人群 ：半导体和集成电路领域的从业人员，高等院校集成电路、微电子等专业学生
NAND闪存是半导体非易失性存储器，其应用十分广泛，主要用于智能手机、固态硬盘（SSD）、数据中心等领域，并且在平板电脑、U盘、数码相机、MP3播放器、游戏机、汽车电子等各种消费电子和嵌入式设备中也有广泛应用，随着人工智能和DeepSeek等大模型的推动，对闪存的需求有望进一步爆发。本书作者是NAND闪存发明团队的核心成员，拥有超过27年的闪存开发经验，并且本书还得到了闪存之父Fujio Masuoka博士亲自作序推荐。《NAND闪存技术》这本书讨论了基本和先进的NAND闪存技术，包括NAND闪存的原理、存储单元技术、多比特位单元技术、存储单元的微缩挑战、可靠性和作为未来技术的3D单元。《NAND闪存技术》这本书不仅把NAND闪存技术从开始出现到发展成熟的过程梳理得很清楚，还深入分析了底层原理、最新的技术突破，以及未来的发展趋势。不管是刚接触NAND闪存技术的新手，还是在这个行业钻研多年的资深人士，都能从这本书里学到新知识，得到新启发。

原书前言
NAND闪存成为标准的半导体非易失性存储器。世界上每个人都在许多应用中广泛使用NAND闪存，例如数码相机、USB驱动器、MP3音乐播放器、智能手机和平板电脑。云数据服务器开始使用基于NAND闪存的SSD（固态硬盘）。最近，为了降低比特位成本，3D NAND闪存被开发出来并开始量产。利用3D NAND闪存，集中开发高性能、低功耗的先进SSD，避免了对生态环境的破坏。
随着NAND闪存产量的增加，从事NAND闪存开发和生产的工程师也在增加。许多从事存储设备工作的人也加入了NAND闪存行业。《NAND闪存技术》这本书旨在为NAND闪存开发工程师、NAND闪存用户、产品工程师、应用工程师、营销经理、技术经理、开发和生产SSD的工程师、其他与NAND闪存相关的存储设备（如数据服务器等）的工程师等提供NAND闪存技术的详细见解。
《NAND闪存技术》也适合新的工程师和研究生快速学习和熟悉NAND闪存技术。我希望《NAND闪存技术》这本书能够鼓励新来者为未来的NAND闪存技术和产品做出贡献。
《NAND闪存技术》的内容包括：早期历史，存储单元技术，基本结构和物理，操作原理，存储单元缩放的历史和趋势，多电平单元（2、3、4比特位/单元）的先进操作，缩放挑战，可靠性，3D NAND闪存单元，3D NAND闪存单元的缩放挑战，以及NAND闪存的未来前景。
在介绍了NAND闪存的研究背景之后，第1章介绍了NAND闪存的早期历史。第2章描述了器件的基本结构和操作。
第3章讨论了存储单元技术的微缩问题。为了缩小存储单元尺寸，存储单元结构已经从LOCOS隔离单元演变为自对准STI单元，同时减小了特征尺寸（设计规则）。
第4章介绍了多电平单元的先进操作。由于有足够的读窗口裕度，对于多电平单元，紧凑的阈值电压分布宽度是非常重要的。先进的操作主要是针对这一点开发的。
通过将存储单元尺寸缩小到20nm以下，一些物理限制现象被放大。第5章讨论了缩放中物理限制的细节。如第4章所述，即使采用高级操作，浮栅电容耦合干扰对缩放的影响也是最严重的。第5章还讨论了其他物理限制因素，如电子注入展宽、RTN、结构限制、高场问题等。
第6章描述了NAND闪存的可靠性。编程/擦除循环通过产生电子/空穴陷阱和应力诱导漏电流（SILC）而降低隧穿氧化层质量。因此，随着循环次数的增加，循环耐久性、数据保持、读干扰、编程干扰和不稳定的过度编程的所有可靠性方面都会降低。第6章也讨论了器件可靠性的机理和影响。
第7章展示了3D NAND闪存单元。人们提出了许多类型的3D单元。第7章介绍了这些3D单元，并讨论了它们在结构、工艺、操作、可微缩性、性能等方面的优缺点。
3D NAND闪存于2013年开始量产。全面生产于2016年开始。然而，对于未来的3D NAND闪存，仍然存在许多问题需要解决。在第8章中，讨论了3D NAND闪存面临的挑战。增加堆叠单元的数量对于减小3D单元的有效单元大小至关重要。正如该章所讨论的，高深宽比工艺和小单元电流问题将极其重要。我试图为这些问题提供一些可能的解决方案，并讨论了其他挑战，如新的编程干扰问题、数据保持、功耗等。
在第9章中，我总结和描述了NAND闪存未来的技术和市场前景。
我相信《NAND闪存技术》这本书是对NAND闪存行业和相关产品的重大贡献。我真诚地希望这本书对大家今后的工作有用。

Seiichi Aritome　　
日本川崎

目 录
译者序
原书序
原书前言
致谢
作者简介
第1章　引言1
1.1　背景1
1.2　概述6
参考文献8
第2章　NAND闪存原理14
2.1　NAND闪存器件与结构14
2.1.1　NAND闪存单元结构14
2.1.2　外围器件16
2.2　单元操作17
2.2.1　读操作17
2.2.2　编程和擦除操作18
2.2.3　编程和擦除的动力学过程23
2.2.4　编程升压操作26
2.3　多电平单元（MLC）28
2.3.1　单元阈值电压设置28
参考文献29
第3章　NAND闪存器件31
3.1　引言31
3.2　LOCOS单元33
3.2.1　常规LOCOS单元33
3.2.2　先进LOCOS单元34
3.2.3　隔离技术35
3.2.4　可靠性38
3.3　带浮栅翼的自对准STI单元40
3.3.1　自对准STI单元结构40
3.3.2　制备工艺流程40
3.3.3　带浮栅翼的自对准STI单元的特性44
3.3.4　外围器件特性47
3.4　无浮栅翼的自对准STI单元49
3.4.1　自对准STI单元结构49
3.4.2　制备工艺流程51
3.4.3　STI技术52
3.4.4　自对准STI单元的特性53
3.5　平面浮栅单元55
3.5.1　结构优势55
3.5.2　电学特性56
3.6　侧壁传输晶体管（SWATT）单元58
3.6.1　SWATT单元概念58
3.6.2　制备工艺60
3.6.3　电学特性62
3.7　NAND闪存的先进技术65
3.7.1　虚拟字线65
3.7.2　p型浮栅69
参考文献75
第4章　多电平单元的先进操作79
4.1　引言79
4.2　紧凑Vth分布宽度的编程操作79
4.2.1　单元Vth设置79
4.2.2　增量步进脉冲编程（ISPP）81
4.2.3　逐位验证操作83
4.2.4　两步验证方案84
4.2.5　页编程中的伪通过方案86
4.3　页编程序列88
4.3.1　原始页编程方案88
4.3.2　新的页编程方案（一）90
4.3.3　新的页编程方案（二）92
4.3.4　全位线（ABL）架构93
4.4　TLC（3比特位/单元）95
4.5　QLC（4比特位/单元）99
4.6　三电平（1.5比特位/单元）NAND闪存101
4.7　移动读算法103
参考文献104
第5章　NAND闪存单元微缩面临的挑战109
5.1　引言109
5.2　读窗口裕度（RWM）110
5.2.1　RWM的假设条件110
5.2.2　编程态Vth分布宽度114
5.2.3　Vth窗口116
5.2.4　RWM118
5.2.5　RWM中Vth设置的依赖性118
5.3　浮栅电容耦合干扰119
5.3.1　浮栅电容耦合干扰模型120
5.3.2　沟道直接耦合122
5.3.3　源漏耦合124
5.3.4　空气隙和低k材料126
5.4　编程电子注入展宽（EIS）129
5.4.1　编程EIS理论129
5.4.2　浮栅低掺杂效应133
5.5　随机电报信号噪声（RTN）136
5.5.1　闪存单元中的RTN136
5.5.2　RTN的微缩趋势139
5.6　单元结构挑战143
5.7　高场限制144
5.8　少电子现象147
5.9　光刻工艺限制149
5.10　变化性效应151
5.11　微缩对数据保持的影响153
5.12　小结155
参考文献156
第6章　NAND闪存的可靠性163
6.1　引言163
6.2　编程/擦除循环耐久和数据保持165
6.2.1　编程/擦除方案165
6.2.2　编程/擦除循环耐久167
6.2.3　数据保持特性169
6.3　编程/擦除循环耐久和数据保持的特性分析175
6.3.1　编程/擦除循环退化175
6.3.2　应力诱导漏电流（SILC）180
6.3.3　NAND闪存产品中的数据保持183
6.3.4　分散式循环测试185
6.4　读干扰187
6.4.1　编程/擦除方案的依赖性187
6.4.2　脱阱和SILC191
6.4.3　NAND闪存产品中的读干扰194
6.4.4　读干扰中的热载流子注入机制196
6.5　编程干扰198
6.5.1　自升压模型198
6.5.2　热载流子注入机制202
6.5.3　沟道耦合206
6.6　不稳定的过度编程208
6.7　阈值电压的负向偏移现象211
6.7.1　背景和实验211
6.7.2　阈值电压负向偏移212
6.7.3　编程速度和受害单元的阈值电压依赖性213
6.7.4　编程条件下的载流子分离217
6.7.5　模型219
6.8　小结220
参考文献222
第7章　3D NAND闪存单元229
7.1　背景229
7.2　BiCS/P-BiCS231
7.2.1　BiCS的概念231
7.2.2　BiCS制备工艺流程233
7.2.3　电学特性234
7.2.4　管形BiCS239
7.3　TCAT/V-NAND243
7.3.1　TCAT结构和制备工艺流程243
7.3.2　电学特性246
7.3.3　128Gbit MLC NAND闪存247
7.3.4　128Gbit TLC V-NAND闪存249
7.4　SMArT251
7.4.1　SMArT结构的先进性251
7.4.2　电学特性253
7.5　VG-NAND254
7.5.1　VG-NAND的结构和制备工艺流程254
7.5.2　电学特性256
7.6　DC-SF单元259
7.6.1　电荷陷阱型3D单元的问题259
7.6.2　DC-SF NAND闪存单元259
7.6.3　结果和讨论264
7.6.4　微缩能力266
7.7　先进DC-SF单元267
7.7.1　DC-SF单元上的改进267
7.7.2　MCGL工艺268
7.7.3　新的读方案268
7.7.4　新的编程方案274
7.7.5　可靠性276
参考文献277
第8章　3D NAND闪存面临的挑战282
8.1　引言282
8.2　3D NAND单元的比较283
8.3　数据保持286
8.3.1　快速初始电荷损失286
8.3.2　温度依赖性288
8.4　编程干扰289
8.4.1　新的编程干扰模式289
8.4.2　编程干扰的分析290
8.5　字线RC延迟295
8.6　单元电路波动297
8.6.1　传导机理297
8.6.2　VG依赖性301
8.6.3　RTN303
8.6.4　“通心粉”沟道的背端陷阱305
8.6.5　激光热退火309
8.7　堆叠单元数量310
8.8　阵列下外围电路312
8.9　功耗314
8.10　3D NA